RD53ADAQdevel

メモ

コンパイルにはXilinx vivado 2019.2が必要2019.1ではerrorがおきた。

Platform Cable USBⅡが必要。Platform Cable USBでは失敗。

焼き方

source /opt/Xilinx/Vivado/2019.2/settings64.sh

cd YARR-FW/script

cp <bitfile/you/want/to/flash> Download/

source flash.sh

devel branchでのコンパイル

source /opt/Xilinx/Vivado/2019.2/settings64.sh

git clone https://gitlab.cern.ch/YARR/YARR-FW.git

cd YARR-FW

git checkout devel

cd syn/kintex7/

make hdl

# if no hdlmake installed type : sudo pip3 install hdlmake

make all -j4

メモ

xpressk7-fmc-ohio.xdc :xpressk7のピン名とプログラム内での信号線の名前を結びつける

bram_yarr_trenz.vhd :xpressk7の信号線とFPGA内部の信号をつなげる

app.vhd :FPGA内部のなんか?

attach boardのRJ45からトリガー受け取り

attach board のRJ45でトリガー信号を受け取ったFWのbitfile

/home/dharada/work/RD53A/YARR-FW/syn/kintex7/rd53_ohio_4x4_160Mbps/rd53_ohio_4x4_160Mbps_xpressk7_325.bit

変更点

bram_yarr_trenz.vhdのext_trig_i_p,nのコメントアウトを外す。

attach boardのportから読み出し

単純にxpressk7-fmc-ohio.xdcのpinをOhio boardのport Aとattack boardのport Eを入れ替えてみたが読み出しができなかった。

chipscopeの使い方

source /opt/Xilinx/Vivado/2019.2/settings64.sh

vivado

Open projectでxprファイルを選択する

・見る信号の選択

Open Synthesized Designを実行

Set up Debugを実行

Find Nets to Add...から信号を選択

Nextでサンプル数を選択

Finishで終了する

・Debugの実装とファイル作成

Run Imprementationを実行

Generate Bitstreamを実行

・FPGAに焼く

Open Hardware Manager

Open target , Auto connect

Bitstream fileにbitファイル、Debug probes fileにさっき作ったltxファイルを選択

Program

・信号を見る

Hardwareから見たい信号を選択

waveform右下のTriggerのところに見たい信号をドラッグ

Trigger信号を選択

Run trigger for this ILA core (▶︎のマーク)

-- Daigo Harada - 2020-08-17

Comments


Edit | Attach | Watch | Print version | History: r5 < r4 < r3 < r2 < r1 | Backlinks | Raw View | Raw edit | More topic actions
Topic revision: r5 - 2020-09-26 - KojiNakamura
 
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2022 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback