Log


########################################################################################################

抱えている問題点

  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない(KEK53-3) : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?→LDOでは動きそうにないので以降はdirectで動かす
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
  • scan中またはscan後にdigital currentが上がる問題
  • digital scan問題 : 数時間放置→元に戻った→おそらくdigital current問題
########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
  • Open Hardware Manegerに入り、Open targetのAuto connectをクリック
  • xcf7k325t_1を右クリックし、Program Deviceをする
  • ~/work/FNALTestbeam2018/XpressK7_RD53A/YARR-FW/syn/xpressk7/bram_rd53a_quad_lbnl-325内のrd53a_quad_lbnl_passive_325_160Mbps_pixregro.bitを焼いてPCをreboot
  • src内で"./bin/test"を実行して正常に動くかを確認
vivado をsource した後にpython flash.py をするとbitファイルのリストが表示されるので、ここでファイルを指定しても焼くことができる。この場合はメモリにも書かれるので少し時間がかかる。焼いた後は同じくreboot必須。

./bin/test が問題なく動いたらRD53Aと接続、電源を投入して ./bin/rd53a_test を実行し、

[Data] : COL(12) ROW(1) PAR(1) TOT(15,11,15,15)

のような結果が得られれば、config が通っている。

※YARRのversionでinjectionしているpixelが変わっていることがあるのでversion up等された場合は必ずrd53a_testの中身を確認すること!

現状PC10だとPCIeでXpressk7が認識されていないっぽいのでPC9でテスト中

LVはTEXIOから供給すると立ち上がりが遅いため(?)に動かない確率が高い。代用としてUSBpixのregulatorを用いると応答の確率が高い?

→テスターで測定しながらVDDD、VDDAが1.3Vとなるように調節してTEXIOから電圧をかけるとconfigが通った(安定している)

scanの途中にconfigが崩れることが割とある

LDO modeでconfigが通らない問題

Vin:1.8Vをかけてもconfigが通らない、そもそも何も返ってこない

SCCの表面実装をrecommendationに対応させた→ Single Chip Card への変更点→それでもconfig通らず

電源の立ち上がりが安定する前にPORが立ち上がるとconfigが通らないため、PORが働くまでのdelayをpico太郎で見てみる

TEXIOだとやはり電源の立ち上がりが遅い?(ただ立ち上がりの遅いdirect modeだとconfigが通る)→立ち上がりの早いUSBpixのregulatorを使ってみる

mode power Vout Waveform
direct TEXIO VDDA 20180528-0001_direct_KEK53-3_vdda-por_06.png
LDO TEXIO VDDA 20180528-0001_LDO_KEK53-3_vdda-por_4.png
VDDD 20180528-0001_LDO_KEK53-3_vddd-por_27.png
USBpix VDDA 20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png
VDDD 20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png
USBpixだとVDDDの立ち上がりがVDDAと比べて遅くなってしまっている(現状原因不明)

メカニカルスイッチを使うと立ち上がりが早くなる?→バウンドが懸念?

PWRswitch.png

mode power Vout Waveform
LDO switch VDDA 20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png
VDDD 20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png
VDDD,VDDA用にスイッチが2つ付いているが、手でonするため同時性が保証されない

それぞれをonする相対時間が長いとPORが立ち上がるタイミングが冗長となる(?)

メカニカルスイッチのVout側をショートさせて1つのスイッチでVDDD/VDDAがかかるように改造

mode power Vout Waveform
LDO switch VDDA 20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png
VDDD 20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png
同時にonできるので、冗長性が消えたが、VDDAの立ち上がり始めに少しステップが見られる

立ち上がり問題とは別に、regulatorで作ったVDDD/VDDAが低い問題もある

register書き換えでregulatorのVoutは変えられる→そもそもconfigが通らないと反映されない

外部からの電圧(Vin)を高くしていくと、Voutも高くなっていく(?)→1.8Vから2.0Vまで上げてみたが6mV程度しか上がらなかった

threshold scan問題

std threshold scanがtune前後関係なく落ちる

lin/diff threshold scanに関してはtune後(tuneはlin/diff問わず)に落ちるようになる

topを見ながら走らせるとメモリーを使い果たしたことでjob自体がkillされている→メモリーリークか

src/libRd53a/Rd53aDataProcessor.cpp内の m_outMap->at(activeChannels[i]).pushData(curOut[activeChannels[i]]);を if(events[activeChannels[i]] > 0)の中に入れてコンパイルし実行

→メモリーリーク直らず

digital scan問題

direct mode、それぞれVDDD=1.23V,VDDA=1.20Vをかけた状態でdigital scanを行ってもうまく返ってこない

dig/anaの電流値を見る限りconfigが通っていそう

rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている

数時間放置したら正常な動作に戻った、なぜ急に調子が悪くなったのかは不明

RD53A module Assembly

6/14にHPKからBBされたRD53A moduleが届いたのでSCCにアセンブリ

本日のモジュール

アルミはアラルダイトを用いてSCCに接着。→ Fig

今回ネジ穴がカバーとアルミ同じ。

アルミとmodule(ASIC+sensor)は熱伝導接着剤( J-Themo03M)で接着→ Fig

照射するために熱の伝わりやすいの接着剤を使用。

室温だと固まるのに二日かかるため、70°で二時間温めた。

インジウムバンプは85°までしか耐性がないため注意すること。

ワイヤーボンディング→以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)

センサー名(仮)4-5KEK53-4

センサー名(仮)4-6→ KEK53-5

KEK53-4 & KEK53-5 testing

完成したmoduleの試験

KEK53-4

direct modeでVDDD=1.21V , VDDA=1.20Vかけてconfig通る

しかし、digitalの結果が汚い(GNDの問題?)、analogはまだ

LDO modeでVDDD=1.87V , VDDA=1.87Vかけてconfig通る

だいぶ不安定(?)みたいで1.89Vぐらいかけないと通らないこともある(高めの電圧でconfigが通せると標準ぐらいの電圧でもある程度の時間configが通るようになる?)

こちらのdigitalは割ときれい(縦にポツポツと点線が現れるくらい)、analogは現状なにも返ってこない空っぽ

digitalがうまく返ってこないのはどうやらGND問題みたい←というのも、PORピンのGNDにpico太郎プローバーのGNDを付けるとうまく返ってくる

recommendationで取り外したR57のジャンパーを付けると直る?→変わらなかった

digitalがきれいに返ってきたのでanalog scanとThreshold scan(lin,diff)を実行

[6/18追加]

lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない→dig currentによるものか

現状電源の入れ直しでのみ解消される

USBpixのregualtorで動かしてみる

VDDD=1.80V , VDDA=1.81Vで動作  KEK53-3と比べるとPORの立ち上がりが遅い?(要検証)

"linkrumcurr"(Krummenacher feedbuck bias current)を50→4にするとAnalog応答のなかった部分が復活(4より下げると問題のなかった下部分の応答が悪くなっていく)

しかし、lin FEの上半分右で無応答の箇所が出てくる

"linfcbias"(Folded cascode branch current)を  にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

KEK53-5

LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る

前2つのmoduleと同じようにPORピンのGNDにpicoプローバーのGNDを付けるとdigitalが返ってくるが、きれいにならない

config通った後のdig currentが2つと比べて高い(0.2Aのところが0.31Aほどになっている)←digitalが汚い原因?

digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる

-- Atlasj Silicon - 2018-06-01

Comments


Topic attachments
I Attachment History Action Size Date Who Comment
PNGpng 20180528-0001_LDO_KEK53-3_vdda-por_4.png r1 manage 27.7 K 2018-06-01 - 10:56 AtlasjSilicon  
PNGpng 20180528-0001_LDO_KEK53-3_vddd-por_27.png r1 manage 27.4 K 2018-06-01 - 10:56 AtlasjSilicon  
PNGpng 20180528-0001_direct_KEK53-3_vdda-por_06.png r1 manage 27.6 K 2018-06-01 - 10:56 AtlasjSilicon  
PNGpng 20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png r1 manage 27.6 K 2018-06-01 - 10:56 AtlasjSilicon  
PNGpng 20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png r1 manage 25.6 K 2018-06-01 - 10:56 AtlasjSilicon  
PNGpng 20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png r1 manage 25.9 K 2018-06-06 - 07:32 AtlasjSilicon  
PNGpng 20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png r1 manage 27.0 K 2018-06-06 - 07:32 AtlasjSilicon  
PNGpng 20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png r1 manage 26.1 K 2018-06-06 - 08:58 AtlasjSilicon  
PNGpng 20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png r1 manage 26.6 K 2018-06-06 - 08:58 AtlasjSilicon  
JPEGjpg 4-5.JPG r1 manage 3489.1 K 2018-06-14 - 13:04 AtlasjSilicon  
JPEGjpg DSC_0001.jpg r1 manage 569.1 K 2018-06-15 - 04:17 AtlasjSilicon  
PNGpng PWRswitch.png r1 manage 573.1 K 2018-06-06 - 09:06 AtlasjSilicon  
JPEGjpg alumi.JPG r1 manage 3636.1 K 2018-06-14 - 13:19 AtlasjSilicon  
JPEGjpg module.JPG r1 manage 2553.2 K 2018-06-14 - 13:35 AtlasjSilicon  
JPEGjpg nori.JPG r1 manage 3397.7 K 2018-06-14 - 13:19 AtlasjSilicon  
JPEGjpg sensor.JPG r1 manage 3015.0 K 2018-06-14 - 13:19 AtlasjSilicon  
JPEGjpg wire.JPG r1 manage 2530.7 K 2018-06-14 - 13:19 AtlasjSilicon  
Edit | Attach | Watch | Print version | History: r40 | r16 < r15 < r14 < r13 | Backlinks | Raw View | Raw edit | More topic actions...
Topic revision: r14 - 2018-06-25 - AtlasjSilicon
 
  • Edit
  • Attach
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback