Introduction

従来のRD53Aには性能評価のために3つのフロントエンド（Synchronous, Linear, Differential）があり，ATLASグループではDifferential FEを使うことが決定した（CMSではLinear FE）．

RD53B でATLASグループが使うITkPixV1は，全てDifferential FEで構成されている50um×50umピッチの384x400ピクセル状のバンプパッドのあるASIC．

Issue

2020/11/13現在

Digital回路にバグあり．

• currentが異常に高くなる瞬間がある．

• ToT: 7,11,13などのentryが異常に少ない原因
• ToT:7=0111-->1111=ToT:0など
• 1010-->1110などもある

（2020/11/13現在 ohio_4x4_640Mbps versionのdevel branch）

$ git checkout rd53b_devel

$ git branch //branchが変更されているか確認

Hardware

LV

Digital Circuit

• apply 1.7V
• set compliance: 4.0A for bug
• 1.6A@before passing config
• up to 3.0A the current increases
  • initialize ToT ->0 ??
• fainal current: 0.7A.

• apply 1.65V
• set compliance: 1.5A
• first current: 0.12A

Config File

ASIC Config

Diff [Preamp, Th1, Th2]

• L,M,Rの3つのパターンが存在．
• Quad SensorのASIC境界部の特殊ピクセル(column399-400)のため
• L: Left lane ASICs
• M: Middle area. Inner ASIC pixels.
• R: Right lane ASICs

• feedback currentを制御
• DiffVffを下げると，ToTの分布は広がり大きくなる．

Connectivity Config

Controller Config

Precision ToT Mode

• Time of arrivalとToTの情報が16bitに含まれている．
• 内ToTは10bitを占める．

Digital Scan