Difference: Feb2023TestbeamLog (90 vs. 91)

Revision 912023-03-07 - AtlasjSilicon

Line: 1 to 1

META TOPICPARENT	name="FermilabTestbeamTop"

Log

Line: 1181 to 1181

- checking by selftrigger with osciloscope screen beforehand --> crirtical voltage is 65V
- run 312(N) : forgot adding Yoshida(8ch) --> stop and retake
- run 313(N)~ : 1500cts/spill

Changed:

<
<

- - noise : ~1.1mV / over 50mV events ratio : 0% / over 30mV events ratio : ~0.03%

>
>

- - noise : ~1.1mV / over 50mV events ratio : 0% / over 30mV events ratio : ~0.03%

3/7(Tue.)

最終日なので0時までくらいしかデータがとれない。頑張ろう

Line: 1190 to 1189

Controlled AccessでLGADの交換。
その際にITkpix DUT用チラーの復帰作業を行ったが、過熱のせいでDUTのペルチェが壊れてしまった。
そのためtele2台体制でしばらくrunを回すことに。
隙をみてDUTをteleに使っていたPreprodQ03に交換する予定。

DUTのLVをMaria setupのlv-quad1に差し替え

Added:

>
>

15:00ごろのrunからmaltaが急に読めなくなった。
2台のmaltaそれぞれのFPGAにpingを通したがunreachnable...
Controlled Accessして二つのKC705を再起動してFirmwareを焼き直すとrunが取れるようになった。
なぜこのような事態が起きたのか不明(二台のKC705が同時に落ちる?)

KEKPreprodQ03をwest方向に1cmずらし、ビームがInter ASICの部分に入るようにした。

アーター吉田を外し、中村吉田を後ろに移動した。

LGADカニアンプのLVがisegからかからなくなり、リモートコントロールできない他のLVから電源を供給するようにした。

\ No newline at end of file

View topic | History: r93 < r92 < r91 < r90 | More topic actions...