


# Open-It FPGAトレーニングコース(入門編)

## 2.2 HDL入力とRTL解析

---



第3.4版

2016年06月22日

# 注意

---

- 実習時に入力するコードなどの内容は「実習時の参考資料」を参照してください
  - スライドでは細かい部分が分かりにくいので。

# Vivado

---

- VivadoはXilinx社のFPGA開発統合環境
  - 様々なツールを一つの窓から操作できる
  
- Vivadoを使って回路入力やFPGAデータ生成を行います。

注意:

# Windowsアカウントのユーザー名

---

- 英字のアカウントで作業してください
- 日本語が入っていると正しく動作しない場合があります

# プロジェクト作成

---

作業をするために必要な環境を設定します

## 作業内容

- 作業ディレクトリの作成
- Vivadoプロジェクトの作成
  - 作業ディレクトリの指定
  - 使用デバイスの指定

プロジェクトは一つのFPGAで一つ作ります

# プロジェクトについて


---

## □ FPGA単位で一つ作ります

- 機能が異なる回路は異なるプロジェクトとしてください。
- 機能が同じでも使用するFPGAの型番が異なる場合は異なるプロジェクトとしてください。

# 作業ディレクトリの作成



- 以下を演習用のディレクトリとします
  - C:¥Temp¥FPGA\_Seminarを作成して下さい



- この資料では上を作業ディレクトリとして使用しますが、他のフォルダでも構いません。
- フォルダ名に日本語やスペースがあるディレクトリは避けた方がよいです

# Vivadoを起動しましょう！

起動に少し時間がかかります



アイコンをダブルクリック！

または、

Windows 7:  
全てのプログラム →  
Xilinx Design Tools →  
Vivado 2015.4 →  
Vivado 2015.4

Windows8:  
Vivadoで検索






# Vivadoプロジェクトの作成

Create New Project  
をクリック




(補足)既存のプロジェクトを開くときはOpen Project

# ウィザードの開始




# プロジェクト名と作業フォルダの指定




# プロジェクトの種類を選択



② Do not specify source at this timeをチェック



# 使用するデバイスの指定



① Partsを選択

② Artix-7を選択

③ csg324を選択

④ -1を選択

⑤ Cを選択

⑥ xc7a100tcsg324-1をクリックして選択


⑦ クリック

Part	I/O Pin Count	Block RAMs	DSPs	FlipFlops	GTPE2 Transceivers	Gb Transceivers	Available IOBs
xc7a15tcsg324-1	324	25	45	20800	0	0	210
xc7a35tcsg324-1	324	50	90	41600	0	0	210
xc7a50tcsg324-1	324	75	120	65200	0	0	210
xc7a75tcsg324-1	324	105	180	94400	0	0	210
xc7a100tcsg324-1	324	135	240	126800	0	0	210

# 入力確認



# プロジェクト作成終了



# Verilog-HDLモジュール作成

---


- AND回路をHDLで記述します。
- ファイル名: TEST.v
- モジュール名: TEST

Vivadoに付属しているテキストエディターを使用して編集します。  
HDLキーワードは文字が青くなるので打ち間違いなどに気が付きやすくなる利点があります

ちなみに、サクラエディタ、Emacs、ViなどでもVerilog-HDLキーワード設定ができます。



# 新規Verilogモジュールの追加



TEST - [C:/Temp/FPGA\_Seminar/TEST/TEST.spr] - Vivado 2016.2

File Edit Flow Tools Window Layout View Help

Flow Navigator

**Project Manager**

- Project Settings
- Add Sources**
- Language Templates
- IP Catalog

IP Integrator

- Create Block Design
- Open Block Design
- Generate Block Design

Simulation

- Simulation Settings
- Run Simulation

RTL Analysis

- Elaboration Settings
- Open Elaborated Design

Synthesis

- Synthesis Settings
- Run Synthesis
- Open Synthesized Design

Implementation

- Implementation Settings
- Run Implementation
- Open Implemented Design

Program and Debug

- Bitstream Settings
- Generate Bitstream
- Open Hardware Manager

Project Summary


Project name: TEST  
Project location: C:/Temp/FPGA\_Seminar/TEST  
Product family: Artix-7  
Project part: xc7a100tcae324-1  
Top module name: Not defined  
Target language: Verilog  
Simulator language: Mixed

Design Runs

Name	Constraints	Status	WNS	TNS	WHS	THS	TPWS	Failed Routes	LUT
synth_1	constrs_1	Not started							
impl_1	constrs_1	Not started							


Add Sourceをクリック

# ウィザード開始




# 新規ファイル作成

① クリック




# ファイル名の指定




③ クリック

# ファイル名などの確認



# モジュール名とポート名の指定



Define a module and specify I/O Ports to add to your source file  
 For each port specified:  
 MSB and LSB values will be ignored unless  
 Ports with blank names will not be written.

Module Definition

Module name: TEST

I/O Port Definitions

Port Name	Direction	Bus	MSB	LSB
SW_A	input	<input type="checkbox"/>	0	0
SW_B	input	<input type="checkbox"/>	0	0
LED0	output	<input type="checkbox"/>	0	0



①モジュール名 TESTであることを確認

②ダブルクリックして信号を入力


③信号の方向を設定

④クリック

# TEST.vがDesign Sourceに追加された事を確認



# TEST.vの内容表示



このタブで画面を切り替える事が出来ます


ここに作成されたひな型が表示される

ここにAND回路のコードを書く

TEST.vタブが  
選択されていることを確認



# AND回路の再確認



ANDを記述して下さい

# TEST.vにAND回路を追加

```
22
23 module TEST(
24     input SW_A,
25     input SW_B,
26     output LED0
27 );
28
29 assign LED0 = SW_A & SW_B;
30
31 endmodule
```


outputはデフォルトでwireなので  
wire宣言は要らない

書き加えるのはこの1行

組み合わせ回路はassign文で書きます


# 書き終わったらセーブ

クリック



変更されているが  
未保存状態の時 \* 印が表示される

# 文法エラー





文法エラーがあると保存した時に  
 "Syntax Error Files"フォルダが生成される  
 フォルダー内にエラーが発見されたファイルが表示される

補足:セミコロンがないなど、明確に  
 エラーと認識できる時のみこのよう  
 になります。


微妙な書き間違いなどはエラーと認  
 識されないことがあるので注意

# エラー内容の表示


①エラー内容の表示はここをクリック



②メッセージ窓に内容が表示される




# RTL解析しましょう！



HDLコードを解析して回路図を表示させます  
[Open Elaborated Design]をクリック


# 確認画面

このような確認画面が現れたらOKをクリック



評価方法を変更することで時間短縮できると伝えている。デフォルト設定で良いのでOKをクリック

# 回路図の確認




The screenshot shows the Vivado IDE interface. The main window displays a schematic diagram of an AND gate (RTL\_AND) with two inputs, SW.A and SW.B, and one output, LED0.i. The text "ここに回路図が表示される" (The circuit diagram is displayed here) is overlaid on the schematic. The interface includes a Project Manager on the left, a Design Runs table at the bottom, and various toolbars and menus.


Name	Constraints	Status	WNS	TNS	WHS	THS	TPWS	Failed Routes	LUT	FF	BRAM	URAM	DSP	Start	Elapsed
synth_1	constrs_1	Not started													
impl_1	constrs_1	Not started													



# Elaborated Designを閉じる



## ②確認画面



クリック

①Elaborated Designと書かれている帯の右端にあるXをクリックして閉じる

# 課題


---

終わった人は下の課題を行って下さい

- ORをTEST.Vに加えてください
- さらにXORをTEST.Vに加えてください


以後課題の説明をします

# 全回路図



# データの再読み込み

コードなどを変更した場合、下のような帯が表示される場合があります。  
(Elaborated Design画面を閉じずに変更した時など)




Reloadをクリックしてください

# 内部信号

モジュール内限定で使用する信号

内部信号は頻繁に使いますので覚えてください

内部信号の定義を加えた  
好きな信号名を使ってください



予習で設計したXORの例

# 内部信号の使い方

```

module X_OR2(
  input IN_A,
  input IN_B,
  output O
);


  wire CA;
  wire CB;

  assign CA = IN_A & ~IN_B;
  assign CB = ~IN_A & IN_B;

  assign O = CA | CB;

endmodule

```



内部信号を使うときには  
新たに信号を定義する“wire”

“wire”は組み合わせ回路の出力  
である事を意味する

# 組み合わせ回路例 XOR

```
module X_OR2(  
  input IN_A,  
  input IN_B,  
  output O  
);
```

回路は  
moduleで始まり  
endmoduleで終わる

Module名 回路の名前  
区別できる好きな名前をつけてよい、ファイル名と同じにした方が良い

()の中に入出力信号線リストを書く

入出力信号線リストの属性定義  
input, output, inoutの3種類

```
wire CA;  
wire CB;
```

組み合わせ回路の出力はwireで定義  
使うassignより上を書く

```
assign CA = IN_A & ~IN_B;  
assign CB = ~IN_A & IN_B;
```

```
assign O = CA | CB;
```

ポート信号はwireなので宣言は不要

```
endmodule
```

回路図の線の代わりに信号名を使用する

回路はassignを使用して書く、右辺が入力、左辺が出力

これが組み合わせ回路の最低限の知識です 39

# OR, XORを追加したコード

```
module TEST(  
    input SW_A,  
    input SW_B,  
    output LED0,  
    output LED1,  
    output LED2  
);  
  
    assign LED0 = SW_A & SW_B;  
    assign LED1 = SW_A | SW_B;  
    assign LED2 = (SW_A & ~SW_B) | (~SW_A & SW_B);  
  
endmodule
```



# 履歴

---

- 2012/5/17 第1.0版 ISE13.4対応 内田智久(Esys, KEK/総研大), 林達也(大阪大学)
- 2014/8/7 第2.0版 Vivado2014対応、章構成変更 内田智久(Esys, KEK/総研大)
- 2015/7/31 第3.0版 Vivado2015対応、章変更、内田智久(Esys KEK/総研大)
- 2015/11/03 第3.1版 補足説明追加、内田智久(Esys KEK/総研大)
- 2015/12/03 第3.2版 誤字修正、補足説明追加、内田智久(Esys KEK/総研大)
- 2016/1/27 第3.3版 Vivado2015.4対応、内田智久(Esys KEK/総研大)
- 2016/6/22 第3.4版 Vivado2016.2対応、内田智久(Esys KEK/総研大)