2020年 8月測定Log
Article text.
--
Atlasj Silicon - 2020-08-05
詳細
ソーステスト8月(
SigmeasurementLog202008)
IV測定8月(
IVmeasureLog202008)
8月3日
calibration Time difference
FlashADC 内のchannelに依存して時間の遅れがあることが分かった。
Tr0を基準にどれだけ遅れがあるかを調べる。
8月4日
Flash ADC Calibration
昨日の続き。結果はSpreadSheetにまとめてある。Tr0の方が早く、ch側は最大200ps程度の遅れが出る。
8月5日
Stripセンサーのチャンネル順を逆にして(ch0につないでたものをch7にという風に)測定を行った。
順方向の場合はTr0はJ3を使っていたが、逆に接続した場合はJ4がTr0とした。
FlashADC の時間のずれは補正済みで解析した→時間のずれがクロストークのチャンネル間距離では説明しきれない結果になる。
回路の長さの違いが見えているのではないか→回路の長さによる時間差のCalibration
回路はFermiの回路図を使って長さを図った。±0.05mmの誤差で5~7か所の合計の長さで割り出したため、それくらいの不確かさはある。
1ns->20cmで変換を行い、Junction間での回路長の違いを時間情報で算出した。
Tr0というよりはch3が回路長が短く、最大200ps程度の遅れが生じる。
キャリブレーション後は期待通りの分布になった(回路の長さが見えるほどの時間分解能の良さということになる)
今後の測定、解析の際はこのFermiのアンプボードの長さによる時間差とFlashADC内の時間のずれを補正する必要がある。(特にアンプボードで使うチャンネルは連番を使わないケースが多いので毎回注意が必要)
8月6日
7/20に測定したPADセンサーの解析はすべてch2とch3が逆に接続されていたことが考察、追加測定によって発覚した。(データはちゃんと取れているため、解析の際に注意すればよい)
アンプボードは表側を見るとJ1,3,5,7,10,12,14,16の順で並んでいるためややこしいが、そこを間違えると解析の信頼度が下がる上に悩むだけ時間の無駄になるのでそこのミスは今後起こさないよう気を付ける。
8月7日
その前の日に二段スタックして、PADセンサーで時間分解能の測定を行った。
詳細はソーステスト8月(
SigmeasurementLog202008)を参照
190V~210Vまで測定したが、二段あるうちの下のPADの右下をトリガーに使うとかなりトリガーレートが小さく(5Hz)、上のPADが鳴る確率もかなり小さいため、ちょうど2時間の測定を行い、それを解析に使用することにした。(2時間で約55000events程度)
ただし、センサー1枚のクロストークスキャンとは違い、2枚あるため55000eventsのうちかなり小さい分しか上のPADを通過していない可能性が高い。(解析の際のノイズカットが重要)
8月17日
タイプ別(n+の濃度別)のクロストーク量測定のため、C-2以外のセンサーも試験する。
type AとBを
A-3(J1,2,15,16)
B-3(J7,8,9,10)
に接続予定。ソーステスト用にワイヤーを打つ。とりあえずA-3のみ打った。
A-3のBreakをし始める250V、260Vで測定(弱い方の90Sr)
大きくても0.2V程度の信号(十分なGainが出てないため信号は小さい)
250Vの時はch2が間違えてch5のケーブルをさしていたため解析のときはTr0,ch1,ch5,ch3のデータを使い、260Vはいつも通りTr0,ch1,ch2,ch3を使う
A-3のch2の応答がない。FlashADC側ケーブルをスワップしてもA-3のch2が応答なし
--> A-3のch2 (= J15)につながっているアンプの不良か?
A-3のch2からJ14にワイヤーを打ちなおした。
8月18日
A-3 PADの測定
J1,2,14,16
8月19日
8月20日
B-3の測定
8月21日
8月22日
8月26日
最新版アンプボードが届くまでC2stackのデータを増やすべく測定した。
細い線源直置き、200Vで測定。Trgrate4Hzほど。
やはりなかなか信号が来ないが上下それぞれのセルフトリガーは取れる。
詳細はソーステスト8月(
SigmeasurementLog202008)を参照
Comments