Difference: RD53Alog (1 vs. 40)

Revision 402020-02-16 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 346 to 346
 Digitalのレギュレータが動作不良

1.80Vをかけるとoutputが1.5Vくらいになるためdirectで測定。

Added:
>
>
[2020/2/16]

Direct Mode -> 1.30V

 

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel, irrad)

LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

Revision 392019-10-30 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 267 to 267
 direct : VDDD=1.30V, VDDA=1.30Vまでかけても動作させず VDDD=1.20Vでdigital currentが0.475A(通常は~0.1A)で高い

LDO : VinA =1.80Vかけようとするとcurrent limit(>1A)で1.68Vしかかからない

Added:
>
>
[2019/10/30追記]

direct: VDDD=1.20V, VDDA=1.20V, current limit=3.5A で動作するがdigitalscanのOccupancy Mapは0、analogscanのOccupancy Mapはnoisyが数pixel

 

KEK53-8(25x100um, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V

Line: 303 to 307
 direct : VDDD=1.23V, VDDA=1.23Vで動作

LDO : 2.0Vまで上げても動作せず

Added:
>
>
[2019/10/30追記]

direct: VDDD=1.20V, VDDA=1.20V, current=1.1A でscanは走るがno data

 

KEK53-12(Poly-Si : 0.67MΩ/pixel)

LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

Line: 314 to 322
 direct : 1.30Vまでかけても動作せず

LDO : 2.00Vまでかけても動作せず

Added:
>
>
[2019/10/30追記]

direct, LDO 共に動作せず

 

KEK53-13(Poly-Si : 6MΩ/pixel, irrad)

LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

Revision 382019-04-04 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 328 to 328
 direct : VDDD=1.30V, VDDA=1.30Vで動作するがnoisy

LDO : VinD =1.80V, VinA =1.80Vで動作

Added:
>
>
[4/4追記]

Digitalのレギュレータが動作不良

1.80Vをかけるとoutputが1.5Vくらいになるためdirectで測定。

 

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel, irrad)

LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

Revision 372019-04-03 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 281 to 281
 LDO : VinD =1.98V, VinA =1.98Vで動作する、印加電圧がかなり高い

direct, LDOともに接触の問題か?

Added:
>
>
[4/4追記]

LDO :VinD = 2.0V, VinA = 2.0VでSLDOをdig,anaともに20にして動作

Analog scanが少し汚い

 

KEK53-10(thick SiO2 under BR, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。

Revision 362018-12-26 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 346 to 346
 digital currentは下がっているが、analog currentが下がっておらずちゃんとdisableできてない?→どうやらconfig fileでは完全にはdisableできないらしい

Sync FEに関しては"SyncAutoZero"をenableにするとFE disableにできる?

Added:
>
>
→configs/scans/rd53a内のconfig fileにある"globalpulseRT"を0にするか、configs/controller内のspecCfg.jsonにある"AZ word"を0にするとautozeroがdisableになる模様(未確認)
 

bias railをGNDに落とす

下図のDET_GRD0, 1とGNDをジャンパー接続することでbias railをSCCのGNDに落とすことができる

Revision 352018-12-25 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 9 to 9
 ########################################################################################################

抱えている問題点

Deleted:
<
<
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
  • scan中またはscan後にdigital currentが上がる問題
 
  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない(KEK53-3) : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?→LDOでは動きそうにないので以降はdirectで動かす
  • digital scan問題 : 数時間放置→元に戻った→おそらくdigital current問題
  • SCC のGND問題 : pico太郎プローバーでPORのGNDを挟む(PC=Xpressk7とSCCのGNDを共通にする)→USBpixを電源として使う→micro USB to 4pin基板でTEXIOとPCのGNDを共通にする
Added:
>
>
  • std threshold scanが途中で落ちる : メモリーリーク?→software updateで対処
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?→同上
  • scan中またはscan後にdigital currentが上がる問題→現状この症状は確認されない
 ########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
Line: 349 to 348
 Sync FEに関しては"SyncAutoZero"をenableにするとFE disableにできる?

bias railをGNDに落とす

Added:
>
>
下図のDET_GRD0, 1とGNDをジャンパー接続することでbias railをSCCのGNDに落とすことができる

DET_GRD.png

 -- Atlasj Silicon - 2018-06-01

Comments

Line: 374 to 377
 
META FILEATTACHMENT attachment="DSC_0001.jpg" attr="" comment="" date="1529036275" name="DSC_0001.jpg" path="DSC_0001.jpg" size="582793" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="rd53a_sensortype.png" attr="" comment="" date="1529919484" name="rd53a_sensortype.png" path="rd53a_sensortype.png" size="30465" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="rd53a_sensortype2.png" attr="" comment="" date="1530241963" name="rd53a_sensortype2.png" path="rd53a_sensortype2.png" size="31873" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="DET_GRD.png" attr="" comment="" date="1545728083" name="DET_GRD.png" path="DET_GRD.png" size="38049" user="AtlasjSilicon" version="1"

Revision 342018-12-20 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

RD53A measurement Log

Line: 338 to 338
  SyncとLin FEからのノイズがdiff FEのノイズに影響しないように電源を切る
Changed:
<
<
EnableCoreColSync (Lin1, Lin2)を0に、Col : 0~263のEnableを0にするとdisableになる?
>
>
EnableCoreColSync (Lin1, Lin2)を0に、Col : 0~263のEnableを0にするとdisableになる?
 
    All FEs Diff only
config前 Analog 0.422 A 0.423 A
Digital 0.127 A 0.127 A
config後 Analog 0.262 A 0.256 A
Digital 0.298 A 0.164 A
Changed:
<
<
digital currentは下がっているが、analog currentが下がっておらずちゃんとdisableできてない?
>
>
digital currentは下がっているが、analog currentが下がっておらずちゃんとdisableできてない?→どうやらconfig fileでは完全にはdisableできないらしい

Sync FEに関しては"SyncAutoZero"をenableにするとFE disableにできる?

 

bias railをGNDに落とす

-- Atlasj Silicon - 2018-06-01

Revision 332018-12-13 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"
Changed:
<
<

Log

>
>

RD53A measurement Log

 
Line: 192 to 192
  digitalがきれいに返ってきたのでanalog scanとThreshold scan(lin,diff)を実行
Changed:
<
<
[6/18追加]
>
>
[6/18追記]
  lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない→dig currentによるものか
Line: 207 to 207
 しかし、lin FEの上半分右で無応答の箇所が出てくる

"LinFcBias"(Folded cascode branch current)を20→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

Added:
>
>
[12/13追記]

direct : VDDD=1.20V, VDDA=1.20Vで動作

LDO : VinD =1.80V, VinA =1.80Vで動作

 

KEK53-5(STD, irrad)

LDO modeでVinD=1.87V , VinA =1.87Vでconfig通る

Line: 239 to 245
 LDO(VinD=1.80V , VinA=1.80V)においては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。

1.17Vに近づけるために26->16->19にすると1.178Vとなり、LDOでもdigital/analogが返ってくるようになる。

Added:
>
>
[12/13追記]

direct : VDDD=1.23V, VDDA=1.23Vで動作

LDO : VinD =1.80V, VinA =1.80Vで動作

 

KEK53-7(25x100um)

LDO mode 問題なく返ってくる。VDDA=1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

[9/10追記]

Changed:
<
<
LDO modeで動かそうとすると!VinD側がcurrent limitに引っかかり(>1A流れる)1.8Vかけることができない
>
>
LDO modeで動かそうとするとVinA側がcurrent limitに引っかかり(>1A流れる)1.8Vかけることができない
  direct modeだとVDDD=1.30V, VDDA=1.30Vかけてもconfig通らず
Added:
>
>
[12/13追記]

基本的に同上

direct : VDDD=1.30V, VDDA=1.30Vまでかけても動作させず VDDD=1.20Vでdigital currentが0.475A(通常は~0.1A)で高い

LDO : VinA =1.80Vかけようとするとcurrent limit(>1A)で1.68Vしかかからない

 

KEK53-8(25x100um, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V

KEK53-9(thick SiO2 between Poly-Si & Al)

LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。

Added:
>
>
[12/13追記]

direct : VDDD=1.30Vでdigital currentが0.008Aしか流れておらず、動作しない

LDO : VinD =1.98V, VinA =1.98Vで動作する、印加電圧がかなり高い

direct, LDOともに接触の問題か?

 

KEK53-10(thick SiO2 under BR, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。

Line: 264 to 292
 [9/10追記]

LDO modeでconfig通らず

Added:
>
>
[12/13追記]

direct : VDDD=1.23V, VDDA=1.23Vで動作

LDO : 2.0Vまで上げても動作せず

 

KEK53-12(Poly-Si : 0.67MΩ/pixel)

LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

Added:
>
>
[12/13追記]

HVがshortしかかっている(保護抵抗が見えているわけではないので完全にはshortしていない)

direct : 1.30Vまでかけても動作せず

LDO : 2.00Vまでかけても動作せず

 

KEK53-13(Poly-Si : 6MΩ/pixel, irrad)

LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

Line: 275 to 317
 LDO modeでVinD=1.80V, VinA=1.80Vでconfig通る

デフォルトのconfigだとLin FEの応答がほとんど無い

Added:
>
>
[12/13追記]

direct : VDDD=1.30V, VDDA=1.30Vで動作するがnoisy

LDO : VinD =1.80V, VinA =1.80Vで動作

 

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel, irrad)

LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

Line: 286 to 334
  Direct, LDO modeともにLVショート

KEK53-17(Small Al, Poly-Si : 6MΩ/pixel, irrad)

Added:
>
>

Sync & Lin FEs disable

SyncとLin FEからのノイズがdiff FEのノイズに影響しないように電源を切る

EnableCoreColSync (Lin1, Lin2)を0に、Col : 0~263のEnableを0にするとdisableになる?

    All FEs Diff only
config前 Analog 0.422 A 0.423 A
Digital 0.127 A 0.127 A
config後 Analog 0.262 A 0.256 A
Digital 0.298 A 0.164 A
digital currentは下がっているが、analog currentが下がっておらずちゃんとdisableできてない?

bias railをGNDに落とす

 
Changed:
<
<
-- Atlasj Silicon - 2018-06-01
>
>
-- Atlasj Silicon - 2018-06-01
 

Comments

Revision 322018-11-29 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 267 to 267
 

KEK53-12(Poly-Si : 0.67MΩ/pixel)

LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

Changed:
<
<

KEK53-13(Poly-Si : 6MΩ/pixel)

>
>

KEK53-13(Poly-Si : 6MΩ/pixel, irrad)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel)

Line: 275 to 275
 LDO modeでVinD=1.80V, VinA=1.80Vでconfig通る

デフォルトのconfigだとLin FEの応答がほとんど無い

Changed:
<
<

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel)

>
>

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel, irrad)

  LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる
Line: 285 to 285
 

KEK53-16(Small Al, Poly-Si : 6MΩ/pixel)

Direct, LDO modeともにLVショート

Changed:
<
<

KEK53-17(Small Al, Poly-Si : 6MΩ/pixel)

>
>

KEK53-17(Small Al, Poly-Si : 6MΩ/pixel, irrad)

  -- Atlasj Silicon - 2018-06-01

Revision 312018-10-13 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 264 to 264
 [9/10追記]

LDO modeでconfig通らず

Changed:
<
<

KEK53-12(Poly-Si : 3kΩ)

>
>

KEK53-12(Poly-Si : 0.67MΩ/pixel)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-13(Poly-Si : 30kΩ)

>
>

KEK53-13(Poly-Si : 6MΩ/pixel)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

>
>

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel)

  LDO modeでVinD=1.80V, VinA=1.80Vでconfig通る

デフォルトのconfigだとLin FEの応答がほとんど無い

Changed:
<
<

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

>
>

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 6MΩ/pixel)

  LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

デフォルトのconfigだとLin FEの応答がほとんど無い

->HV-50VかけてAnalogscanとると全FE綺麗に返ってくる

Added:
>
>

KEK53-16(Small Al, Poly-Si : 6MΩ/pixel)

 
Changed:
<
<
-- Atlasj Silicon - 2018-06-01
>
>
Direct, LDO modeともにLVショート

KEK53-17(Small Al, Poly-Si : 6MΩ/pixel)

-- Atlasj Silicon - 2018-06-01

 

Comments

Revision 302018-09-30 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 272 to 272
 LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

Changed:
<
<
LDO modeで!VinD=1.80V, VinA=1.80Vでconfig通る
>
>
LDO modeでVinD=1.80V, VinA=1.80Vでconfig通る
  デフォルトのconfigだとLin FEの応答がほとんど無い

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

Revision 292018-09-18 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 251 to 251
 

KEK53-8(25x100um, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V

Changed:
<
<

KEK53-9(thick SiO2 under BR)

>
>

KEK53-9(thick SiO2 between Poly-Si & Al)

  LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。

KEK53-10(thick SiO2 under BR, irrad)

LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。

Changed:
<
<

KEK53-11(thick SiO2 between Poly-Si & Al)

>
>

KEK53-11(thick SiO2 under BR)

  LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。

Revision 282018-09-12 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 281 to 281
  デフォルトのconfigだとLin FEの応答がほとんど無い
Added:
>
>
->HV-50VかけてAnalogscanとると全FE綺麗に返ってくる
 -- Atlasj Silicon - 2018-06-01

Comments

Revision 272018-09-10 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 264 to 264
 [9/10追記]

LDO modeでconfig通らず

Changed:
<
<

KEK53-12(Poly-Si : 3kΩ)

>
>

KEK53-12(Poly-Si : 3kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-13(Poly-Si : 30kΩ)

>
>

KEK53-13(Poly-Si : 30kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Pily-Si : 30kΩ)

>
>

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

  LDO modeで!VinD=1.80V, VinA=1.80Vでconfig通る

デフォルトのconfigだとLin FEの応答がほとんど無い

Changed:
<
<

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Pily-Si : 30kΩ)

>
>

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Poly-Si : 30kΩ)

  LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

Revision 262018-09-10 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 232 to 232
 LDO modeでは動かなく、direct modeでVDDD=1.20V, VDDA=1.20Vを印加してconfig通る

diffは1200eまでtuningできることを確認

Changed:
<
<

KEK53-6(small Al)

>
>

KEK53-6(Small Al)

  LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。
Line: 264 to 264
 [9/10追記]

LDO modeでconfig通らず

Changed:
<
<

KEK53-12(Poly-Si=3kΩ)

>
>

KEK53-12(Poly-Si : 3kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-13(Poly-Si=30kΩ)

>
>

KEK53-13(Poly-Si : 30kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-14

KEK53-15

>
>

KEK53-14(Small Al, thick SiO2 btw PolySi-Al, Pily-Si : 30kΩ)

LDO modeで!VinD=1.80V, VinA=1.80Vでconfig通る

デフォルトのconfigだとLin FEの応答がほとんど無い

KEK53-15(Small Al, thick SiO2 btw PolySi-Al, Pily-Si : 30kΩ)

LDO modeではconfigが通らず、direct modeでVDDD=1.20V, VDDA=1.20Vにするとconfigが通るようになる

デフォルトのconfigだとLin FEの応答がほとんど無い

  -- Atlasj Silicon - 2018-06-01

Revision 252018-09-10 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 174 to 174
 LDO modeではそもそもconfigが通らない→LDOが壊れてる?

direct/LDO mode両方ともSTATUS信号は立ち上がらない(でもdirect modeでは動作する)

Changed:
<
<

KEK53-4

>
>

KEK53-4(STD)

  direct modeでVDDD=1.21V , VDDA=1.20Vかけてconfig通る
Line: 207 to 207
 しかし、lin FEの上半分右で無応答の箇所が出てくる

"LinFcBias"(Folded cascode branch current)を20→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

Changed:
<
<

KEK53-5

>
>

KEK53-5(STD, irrad)

  LDO modeでVinD=1.87V , VinA =1.87Vでconfig通る
Line: 232 to 232
 LDO modeでは動かなく、direct modeでVDDD=1.20V, VDDA=1.20Vを印加してconfig通る

diffは1200eまでtuningできることを確認

Changed:
<
<

KEK53-6

>
>

KEK53-6(small Al)

  LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。

LDO(VinD=1.80V , VinA=1.80V)においては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。

1.17Vに近づけるために26->16->19にすると1.178Vとなり、LDOでもdigital/analogが返ってくるようになる。

Changed:
<
<

KEK53-7

>
>

KEK53-7(25x100um)

  LDO mode 問題なく返ってくる。VDDA=1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-8

>
>
[9/10追記]

LDO modeで動かそうとすると!VinD側がcurrent limitに引っかかり(>1A流れる)1.8Vかけることができない

direct modeだとVDDD=1.30V, VDDA=1.30Vかけてもconfig通らず

KEK53-8(25x100um, irrad)

  LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V
Changed:
<
<

KEK53-9

>
>

KEK53-9(thick SiO2 under BR)

  LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。
Changed:
<
<

KEK53-10

>
>

KEK53-10(thick SiO2 under BR, irrad)

  LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。
Changed:
<
<

KEK53-11

>
>

KEK53-11(thick SiO2 between Poly-Si & Al)

  LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。
Changed:
<
<

KEK53-12

>
>
[9/10追記]

LDO modeでconfig通らず

KEK53-12(Poly-Si=3kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Changed:
<
<

KEK53-13

>
>

KEK53-13(Poly-Si=30kΩ)

  LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
Added:
>
>

KEK53-14

KEK53-15

  -- Atlasj Silicon - 2018-06-01

Revision 242018-09-06 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 152 to 152
 5-9(条件3,single1 ①)→KEK53-10

5-10(条件3,single1 ②)→KEK53-11

Added:
>
>
9/6に新しくmodule(恐らくノイズが一番小さいもの)が届いたのでAssembly

6-10(条件8,①)→KEK53-?

6-11(条件8,②)→KEK53-?

 

Module Testing

完成したmoduleの試験、sensorのtypeは以下の図の通り

Line: 218 to 224
 chipが割れた(外目からは割れてなさそう) or WBが導通したかでdirect modeでanalog currentがconfig通す前で~0.7A程かかるようになってしまったため現状なにもできない状態

一応照射はして、KEKに戻ってからワイヤーを打ち直してみる予定。。。

Added:
>
>
[9/6追記]

照射後測定

LDO modeでは動かなく、direct modeでVDDD=1.20V, VDDA=1.20Vを印加してconfig通る

diffは1200eまでtuningできることを確認

 

KEK53-6

LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。

Revision 232018-07-25 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 210 to 210
 config通った後のdig currentが2つと比べて高い(0.2Aのところが0.31Aほどになっている)←digitalが汚い原因?

digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる←KEK53-3,4と比べて発生確率が高い

Added:
>
>
[7/25追記]

cyric照射準備時に移動boxかなんかに挟んでしまい、SCCが少し曲がってしまった

chipが割れた(外目からは割れてなさそう) or WBが導通したかでdirect modeでanalog currentがconfig通す前で~0.7A程かかるようになってしまったため現状なにもできない状態

一応照射はして、KEKに戻ってからワイヤーを打ち直してみる予定。。。

 

KEK53-6

LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。

Revision 212018-06-29 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 201 to 201
 "LinFcBias"(Folded cascode branch current)を20→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

KEK53-5

Changed:
<
<
LDO modeでVinD=1.87V , VinA =1.87Vでconfig通る
>
>
LDO modeでVinD=1.87V , VinA =1.87Vでconfig通る
  前2つのmoduleと同じようにPORピンのGNDにpicoプローバーのGNDを付けるとdigitalが返ってくるが、きれいにならない
Line: 212 to 212
  LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。
Changed:
<
<
LDOにおいては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。
>
>
LDO(VinD=1.80V , VinA=1.80V)においては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。
  1.17Vに近づけるために26->16->19にすると1.178Vとなり、LDOでもdigital/analogが返ってくるようになる。

KEK53-7

Revision 202018-06-29 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 7 to 7
 ########################################################################################################

抱えている問題点

Deleted:
<
<
  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない(KEK53-3) : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?→LDOでは動きそうにないので以降はdirectで動かす
 
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
  • scan中またはscan後にdigital currentが上がる問題
Added:
>
>
  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない(KEK53-3) : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?→LDOでは動きそうにないので以降はdirectで動かす
 
  • digital scan問題 : 数時間放置→元に戻った→おそらくdigital current問題
Added:
>
>
  • SCC のGND問題 : pico太郎プローバーでPORのGNDを挟む(PC=Xpressk7とSCCのGNDを共通にする)→USBpixを電源として使う→micro USB to 4pin基板でTEXIOとPCのGNDを共通にする
 ########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
Line: 96 to 98
 rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている

数時間放置したら正常な動作に戻った、なぜ急に調子が悪くなったのかは不明

Added:
>
>

CardGND"> Single Chip CardのGND問題

direct mode,LDO modeに関わらず、TEXIO power supplyだとPORピンのGNDをpicoscopeのプローバーGNDで挟まなければdigital scanが返ってこない→SCCのGNDが浮いているため?

picoscopeはUSBでDAQ PCと接続されており、PCIe(Xpressk7)とGNDが共通→Xpressk7とSCCのGNDを共通にするとdigital scanが返ってくる

USBpix power supplyだとプローバーGNDで挟まなくてもdigital scanが返ってくる←USBpixのGNDがPCと共通=電源のGNDがPCと共通

TEXIO power supplyでもGNDを挟まずにscanが出来るように中村さんがmicro USB to 4pin基盤を試作 USB cableでPCに繋ぎ、4pinでGNDだけTEXIOに繋ぐ(設計上5V電源としても使えるようになっているが今は使用しない)

TEXIO power supplyでGND共通にしなくてもdigital scanが返ってくるようになった?

 

RD53A module Assembly

6/14にHPKからBBされたRD53A moduleが届いたのでSCCにアセンブリ

Line: 122 to 135
  6/27に新しく8枚届いた
Changed:
<
<
2-3(条件7,single1,Red chip)→KEK53-13
>
>
2-3(条件7,single1,Red chip)→KEK53-13
 
Changed:
<
<
2-5(条件5,single1,Yellow chip)→KEK53-12
>
>
2-5(条件5,single1,Yellow chip)→KEK53-12
  4-3(条件1,single3 ①)→KEK53-7
Line: 137 to 150
 5-9(条件3,single1 ①)→KEK53-10

5-10(条件3,single1 ②)→KEK53-11

Changed:
<
<

New Module Testing

>
>

Module Testing

  完成したmoduleの試験、sensorのtypeは以下の図の通り
Added:
>
>
  Sensor Type
Single1 rd53a_sensortype.png
Single2 rd53a_sensortype2.png

KEK53-3

 
Changed:
<
<
rd53a_sensortype.png
>
>
direct modeでVDDD=1.23V , VDDA=1.20Vかけてconfig通る

digitalは良好、analogはsensorが付いている部分がきたない

LDO modeではそもそもconfigが通らない→LDOが壊れてる?

direct/LDO mode両方ともSTATUS信号は立ち上がらない(でもdirect modeでは動作する)

 

KEK53-4

direct modeでVDDD=1.21V , VDDA=1.20Vかけてconfig通る

Line: 177 to 201
 "LinFcBias"(Folded cascode branch current)を20→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

KEK53-5

Changed:
<
<
LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る
>
>
LDO modeでVinD=1.87V , VinA =1.87Vでconfig通る
  前2つのmoduleと同じようにPORピンのGNDにpicoプローバーのGNDを付けるとdigitalが返ってくるが、きれいにならない

config通った後のdig currentが2つと比べて高い(0.2Aのところが0.31Aほどになっている)←digitalが汚い原因?

Changed:
<
<
digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる
>
>
digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる←KEK53-3,4と比べて発生確率が高い
 

KEK53-6

Changed:
<
<
Lov/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでdigital1.23V/1.2Vでscanを行うとうまく返ってこない。そこでanalogの電圧を1.17Vにしたところdigital/analogともにきれいにかえってきた。
>
>
LDO/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでVDDD=1.23V , VDDA=1.20Vでscanを行うとうまく返ってこない。そこでVDDA=1.17Vにしたところdigital/analogともにきれいにかえってきた。
 
Changed:
<
<
Lovにおいては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。

1.17Vに近づけるために26->16->19にすると1.178Vとなり、Lovでもdigital/analogが返ってくるようになる。

>
>
LDOにおいては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。
 
Added:
>
>
1.17Vに近づけるために26->16->19にすると1.178Vとなり、LDOでもdigital/analogが返ってくるようになる。
 

KEK53-7

Changed:
<
<
問題なく返ってくる。VDDAの値は1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
>
>
LDO mode 問題なく返ってくる。VDDA=1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
 

KEK53-8

Changed:
<
<
Lov デフォルトのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V
>
>
LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V
 

KEK53-9

Changed:
<
<
Lovではconfigは通らず。dilectにしたところ、configは通るが、digitalの分布は汚い。dig/ana 1.23V/1.2V->1.23/1.17Vにしたところ、綺麗になりthresholdまで可能に。
>
>
LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。
 

KEK53-10

Changed:
<
<
Lov デフォルトのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。
>
>
LDO modeのdefault configのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。
 

KEK53-11

Changed:
<
<
Lovではconfigは通らず。dilectにしたところ、configは通るが、digitalの分布は汚い。dig/ana 1.23V/1.2V->1.23/1.17Vにしたところ、綺麗になりthresholdまで可能に。
>
>
LDO modeではconfigは通らず。dilect modeにしたところ、configは通るが、digitalの分布は汚い。VDDD=1.23V , VDDA=1.20V->VDDD=1.23V , VDDA=1.17Vにしたところ、綺麗になりthresholdまで可能に。
 

KEK53-12

Changed:
<
<
問題なく返ってくる。VDDAの値は1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
>
>
LDO modeで問題なく返ってくる。regulator後のVDDAは1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
 

KEK53-13

Changed:
<
<
問題なく返ってくる。VDDAの値は1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
>
>
LDO modeで問題なく返ってくる。regulator後のVDDAは1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
  -- Atlasj Silicon - 2018-06-01
Line: 240 to 261
 
META FILEATTACHMENT attachment="module.JPG" attr="" comment="" date="1528983340" name="module.JPG" path="module.JPG" size="2614446" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="DSC_0001.jpg" attr="" comment="" date="1529036275" name="DSC_0001.jpg" path="DSC_0001.jpg" size="582793" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="rd53a_sensortype.png" attr="" comment="" date="1529919484" name="rd53a_sensortype.png" path="rd53a_sensortype.png" size="30465" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="rd53a_sensortype2.png" attr="" comment="" date="1530241963" name="rd53a_sensortype2.png" path="rd53a_sensortype2.png" size="31873" user="AtlasjSilicon" version="1"

Revision 192018-06-29 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 185 to 185
  digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる

KEK53-6

Added:
>
>
Lov/dilectそのままでは応答はあるが、そのままでは汚いdigital scan結果が得られた。dilectでdigital1.23V/1.2Vでscanを行うとうまく返ってこない。そこでanalogの電圧を1.17Vにしたところdigital/analogともにきれいにかえってきた。

Lovにおいては、config上でSoldAnalogTrimの値を26->16に変更。VDDAの値は1.3V->1.15Vとなった。

1.17Vに近づけるために26->16->19にすると1.178Vとなり、Lovでもdigital/analogが返ってくるようになる。

 

KEK53-7

Added:
>
>
問題なく返ってくる。VDDAの値は1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
 

KEK53-8

Added:
>
>
Lov デフォルトのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。VDDAをテスターで測ったところ1.17V
 

KEK53-9

Added:
>
>
Lovではconfigは通らず。dilectにしたところ、configは通るが、digitalの分布は汚い。dig/ana 1.23V/1.2V->1.23/1.17Vにしたところ、綺麗になりthresholdまで可能に。
 

KEK53-10

Added:
>
>
Lov デフォルトのままではdigital/analog返らず。SldoAnalogTrimの値を26->19に変更したところthreshold scanまで返ってきた。
 

KEK53-11

Added:
>
>
Lovではconfigは通らず。dilectにしたところ、configは通るが、digitalの分布は汚い。dig/ana 1.23V/1.2V->1.23/1.17Vにしたところ、綺麗になりthresholdまで可能に。
 

KEK53-12

Added:
>
>
問題なく返ってくる。VDDAの値は1.37Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
 

KEK53-13

Added:
>
>
問題なく返ってくる。VDDAの値は1.3Vと高め。試しにSldoAnalogTrim26->19にしたところ、返ってくるdigital/analogは汚い。VDDAを下げてよくなるのは全部というわけではなさそう。
 -- Atlasj Silicon - 2018-06-01

Comments

Revision 182018-06-28 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 122 to 122
  6/27に新しく8枚届いた
Changed:
<
<
2-3(条件7,single1,Red chip)→KEK53-
>
>
2-3(条件7,single1,Red chip)→KEK53-13
 
Changed:
<
<
2-5(条件5,single1,Yellow chip)→KEK53-
>
>
2-5(条件5,single1,Yellow chip)→KEK53-12
 
Changed:
<
<
4-3(条件1,single3 ①)→KEK53-
>
>
4-3(条件1,single3 ①)→KEK53-7
 
Changed:
<
<
5-4(条件1,single3 ②)→KEK53-
>
>
5-4(条件1,single3 ②)→KEK53-8
 
Changed:
<
<
4-4(条件1,single2)→KEK53-
>
>
4-4(条件1,single2)→KEK53-6
 
Changed:
<
<
5-5(条件2,single2)→KEK53-
>
>
5-5(条件2,single2)→KEK53-9
 
Changed:
<
<
5-9(条件3,single1 ①)→KEK53-
>
>
5-9(条件3,single1 ①)→KEK53-10
 
Changed:
<
<
5-10(条件3,single1 ②)→KEK53-
>
>
5-10(条件3,single1 ②)→KEK53-11
 

New Module Testing

完成したmoduleの試験、sensorのtypeは以下の図の通り

Revision 172018-06-28 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 119 to 119
 センサー名(仮)4-5KEK53-4

センサー名(仮)4-6→ KEK53-5

Changed:
<
<

KEK53-4 & KEK53-5 testing

>
>
6/27に新しく8枚届いた

2-3(条件7,single1,Red chip)→KEK53-

2-5(条件5,single1,Yellow chip)→KEK53-

4-3(条件1,single3 ①)→KEK53-

5-4(条件1,single3 ②)→KEK53-

4-4(条件1,single2)→KEK53-

5-5(条件2,single2)→KEK53-

5-9(条件3,single1 ①)→KEK53-

5-10(条件3,single1 ②)→KEK53-

New Module Testing

  完成したmoduleの試験、sensorのtypeは以下の図の通り
Line: 166 to 184
 config通った後のdig currentが2つと比べて高い(0.2Aのところが0.31Aほどになっている)←digitalが汚い原因?

digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる

Added:
>
>

KEK53-6

KEK53-7

KEK53-8

KEK53-9

KEK53-10

KEK53-11

KEK53-12

KEK53-13

  -- Atlasj Silicon - 2018-06-01

Revision 162018-06-25 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 156 to 156
  しかし、lin FEの上半分右で無応答の箇所が出てくる
Changed:
<
<
"LinFcBias"(Folded cascode branch current)を230→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)
>
>
"LinFcBias"(Folded cascode branch current)を20→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)
 

KEK53-5

LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る

Revision 152018-06-25 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 121 to 121
 センサー名(仮)4-6→ KEK53-5

KEK53-4 & KEK53-5 testing

Changed:
<
<
完成したmoduleの試験
>
>
完成したmoduleの試験、sensorのtypeは以下の図の通り

rd53a_sensortype.png

 

KEK53-4

direct modeでVDDD=1.21V , VDDA=1.20Vかけてconfig通る

Line: 150 to 152
  VDDD=1.80V , VDDA=1.81Vで動作  KEK53-3と比べるとPORの立ち上がりが遅い?(要検証)
Changed:
<
<
"linkrumcurr"(Krummenacher feedbuck bias current)を50→4にするとAnalog応答のなかった部分が復活(4より下げると問題のなかった下部分の応答が悪くなっていく)
>
>
"LinKrumCurr"(Krummenacher(←読めない) feedbuck bias current)を50→4にするとAnalog応答のなかった部分が復活(4より下げると問題のなかった下部分の応答が悪くなっていく)
  しかし、lin FEの上半分右で無応答の箇所が出てくる
Changed:
<
<
"linfcbias"(Folded cascode branch current)を  にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)
>
>
"LinFcBias"(Folded cascode branch current)を230→150にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)
 

KEK53-5

LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る

Line: 188 to 190
 
META FILEATTACHMENT attachment="alumi.JPG" attr="" comment="" date="1528982391" name="alumi.JPG" path="alumi.JPG" size="3723352" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="module.JPG" attr="" comment="" date="1528983340" name="module.JPG" path="module.JPG" size="2614446" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="DSC_0001.jpg" attr="" comment="" date="1529036275" name="DSC_0001.jpg" path="DSC_0001.jpg" size="582793" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="rd53a_sensortype.png" attr="" comment="" date="1529919484" name="rd53a_sensortype.png" path="rd53a_sensortype.png" size="30465" user="AtlasjSilicon" version="1"

Revision 142018-06-25 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 9 to 9
 抱えている問題点
  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
Changed:
<
<
  • LDO modeでconfigが通らない : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?
>
>
  • LDO modeでconfigが通らない(KEK53-3) : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?→LDOでは動きそうにないので以降はdirectで動かす
 
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
Changed:
<
<
  • digital scan問題 : 数時間放置→元に戻った
>
>
  • scan中またはscan後にdigital currentが上がる問題
  • digital scan問題 : 数時間放置→元に戻った→おそらくdigital current問題
 ########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
Line: 147 to 148
  USBpixのregualtorで動かしてみる
Changed:
<
<
VDDD=1.80V , VDDA=1.81Vで動作
>
>
VDDD=1.80V , VDDA=1.81Vで動作  KEK53-3と比べるとPORの立ち上がりが遅い?(要検証)

"linkrumcurr"(Krummenacher feedbuck bias current)を50→4にするとAnalog応答のなかった部分が復活(4より下げると問題のなかった下部分の応答が悪くなっていく)

しかし、lin FEの上半分右で無応答の箇所が出てくる

"linfcbias"(Folded cascode branch current)を  にすると無応答箇所周りの応答が少ない部分が減る?(なくなるわけではない)

 

KEK53-5

LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る

Revision 132018-06-22 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 144 to 144
 lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない→dig currentによるものか

現状電源の入れ直しでのみ解消される

Added:
>
>
USBpixのregualtorで動かしてみる

VDDD=1.80V , VDDA=1.81Vで動作

 

KEK53-5

LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る

Revision 122018-06-19 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 139 to 139
  digitalがきれいに返ってきたのでanalog scanとThreshold scan(lin,diff)を実行
Deleted:
<
<
lin FEの上1/3がバンプオープン、diff FEの上半分の両端がバンプオープン
 [6/18追加]

lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない→dig currentによるものか

Line: 156 to 154
  digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる
Deleted:
<
<
diff FEの上半分の両端がバンプオープン
 -- Atlasj Silicon - 2018-06-01

Comments

Revision 112018-06-18 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 156 to 156
  digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる
Added:
>
>
diff FEの上半分の両端がバンプオープン
 -- Atlasj Silicon - 2018-06-01

Comments

Revision 102018-06-18 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 143 to 143
  [6/18追加]
Changed:
<
<
lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない
>
>
lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない→dig currentによるものか
  現状電源の入れ直しでのみ解消される

KEK53-5

Changed:
<
<
LDO modeでVDDD=1.85V , VDDA=1.85Vでconfig通る
>
>
LDO modeでVDDD=1.87V , VDDA=1.87Vでconfig通る
  前2つのmoduleと同じようにPORピンのGNDにpicoプローバーのGNDを付けるとdigitalが返ってくるが、きれいにならない

Revision 92018-06-18 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 113 to 113
  インジウムバンプは85までしか耐性がないため注意すること。
Changed:
<
<
ワイヤーボンディングm→以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)
>
>
ワイヤーボンディング→以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)
  センサー名(仮)4-5KEK53-4
Line: 135 to 135
  digitalがうまく返ってこないのはどうやらGND問題みたい←というのも、PORピンのGNDにpico太郎プローバーのGNDを付けるとうまく返ってくる
Changed:
<
<
recommendationで取り外したR57のジャンパーを付けると直る?
>
>
recommendationで取り外したR57のジャンパーを付けると直る?→変わらなかった
  digitalがきれいに返ってきたのでanalog scanとThreshold scan(lin,diff)を実行

lin FEの上1/3がバンプオープン、diff FEの上半分の両端がバンプオープン

Added:
>
>
[6/18追加]

lin_thresholdを行うと途中でconfigが崩れてdig/anaがなにも返ってこない

現状電源の入れ直しでのみ解消される

 

KEK53-5

Added:
>
>
LDO modeでVDDD=1.85V , VDDA=1.85Vでconfig通る

前2つのmoduleと同じようにPORピンのGNDにpicoプローバーのGNDを付けるとdigitalが返ってくるが、きれいにならない

config通った後のdig currentが2つと比べて高い(0.2Aのところが0.31Aほどになっている)←digitalが汚い原因?

digital scanが終わるとdig currentが0.53A程まで上がり、digital/analog scanがなにも返ってこなくなる

 -- Atlasj Silicon - 2018-06-01

Comments

Revision 82018-06-15 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 132 to 132
 だいぶ不安定(?)みたいで1.89Vぐらいかけないと通らないこともある(高めの電圧でconfigが通せると標準ぐらいの電圧でもある程度の時間configが通るようになる?)

こちらのdigitalは割ときれい(縦にポツポツと点線が現れるくらい)、analogは現状なにも返ってこない空っぽ

Added:
>
>
digitalがうまく返ってこないのはどうやらGND問題みたい←というのも、PORピンのGNDにpico太郎プローバーのGNDを付けるとうまく返ってくる

recommendationで取り外したR57のジャンパーを付けると直る?

digitalがきれいに返ってきたのでanalog scanとThreshold scan(lin,diff)を実行

lin FEの上1/3がバンプオープン、diff FEの上半分の両端がバンプオープン

 

KEK53-5

-- Atlasj Silicon - 2018-06-01

Revision 72018-06-15 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 82 to 82
 lin/diff threshold scanに関してはtune後(tuneはlin/diff問わず)に落ちるようになる

topを見ながら走らせるとメモリーを使い果たしたことでjob自体がkillされている→メモリーリークか

Added:
>
>
src/libRd53a/Rd53aDataProcessor.cpp内の m_outMap->at(activeChannels[i]).pushData(curOut[activeChannels[i]]);を if(events[activeChannels[i]] > 0)の中に入れてコンパイルし実行

→メモリーリーク直らず

 

digital scan問題

direct mode、それぞれVDDD=1.23V,VDDA=1.20Vをかけた状態でdigital scanを行ってもうまく返ってこない

Line: 91 to 95
 rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている

数時間放置したら正常な動作に戻った、なぜ急に調子が悪くなったのかは不明

Changed:
<
<

RD53A module Assembly

>
>

RD53A module Assembly

  6/14にHPKからBBされたRD53A moduleが届いたのでSCCにアセンブリ
Changed:
<
<
本日のモジュール。
>
>
本日のモジュール
 
Changed:
<
<
module.JPG

アルミはアラルダイトを用いてSCCに接着。

>
>
アルミはアラルダイトを用いてSCCに接着。→ Fig
  今回ネジ穴がカバーとアルミ同じ。
Changed:
<
<
alumi.JPG

アルミとmodule(ASIC+sensor)は熱伝導接着剤(J-Themo03M)で接着

>
>
アルミとmodule(ASIC+sensor)は熱伝導接着剤( J-Themo03M)で接着→ Fig
  照射するために熱の伝わりやすいの接着剤を使用。
Line: 113 to 113
  インジウムバンプは85までしか耐性がないため注意すること。
Changed:
<
<
nori.JPG
>
>
ワイヤーボンディングm→以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)

センサー名(仮)4-5KEK53-4

センサー名(仮)4-6→ KEK53-5

KEK53-4 & KEK53-5 testing

完成したmoduleの試験

KEK53-4

 
Changed:
<
<
ワイヤーボンディング
>
>
direct modeでVDDD=1.21V , VDDA=1.20Vかけてconfig通る
 
Changed:
<
<
以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)
>
>
しかし、digitalの結果が汚い(GNDの問題?)、analogはまだ
 
Changed:
<
<
wire.JPG
>
>
LDO modeでVDDD=1.87V , VDDA=1.87Vかけてconfig通る
 
Changed:
<
<
センサー名(仮)4-5
>
>
だいぶ不安定(?)みたいで1.89Vぐらいかけないと通らないこともある(高めの電圧でconfigが通せると標準ぐらいの電圧でもある程度の時間configが通るようになる?)
 
Changed:
<
<
4-5.JPG
>
>
こちらのdigitalは割ときれい(縦にポツポツと点線が現れるくらい)、analogは現状なにも返ってこない空っぽ

KEK53-5

  -- Atlasj Silicon - 2018-06-01
Line: 147 to 156
 
META FILEATTACHMENT attachment="nori.JPG" attr="" comment="" date="1528982392" name="nori.JPG" path="nori.JPG" size="3479207" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="alumi.JPG" attr="" comment="" date="1528982391" name="alumi.JPG" path="alumi.JPG" size="3723352" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="module.JPG" attr="" comment="" date="1528983340" name="module.JPG" path="module.JPG" size="2614446" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="DSC_0001.jpg" attr="" comment="" date="1529036275" name="DSC_0001.jpg" path="DSC_0001.jpg" size="582793" user="AtlasjSilicon" version="1"

Revision 62018-06-14 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 91 to 91
 rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている

数時間放置したら正常な動作に戻った、なぜ急に調子が悪くなったのかは不明

Added:
>
>

RD53A module Assembly

6/14にHPKからBBされたRD53A moduleが届いたのでSCCにアセンブリ

本日のモジュール。

module.JPG

アルミはアラルダイトを用いてSCCに接着。

今回ネジ穴がカバーとアルミ同じ。

alumi.JPG

アルミとmodule(ASIC+sensor)は熱伝導接着剤(J-Themo03M)で接着

照射するために熱の伝わりやすいの接着剤を使用。

室温だと固まるのに二日かかるため、70で二時間温めた。

インジウムバンプは85までしか耐性がないため注意すること。

nori.JPG

ワイヤーボンディング

以前に試し打ちをしたもののせいか、一部うまくいかないことあり。(58ぇ・・・)

wire.JPG

センサー名(仮)4-5

4-5.JPG

  -- Atlasj Silicon - 2018-06-01
Line: 108 to 141
 
META FILEATTACHMENT attachment="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" attr="" comment="" date="1528275499" name="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" path="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" size="27254" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" attr="" comment="" date="1528275499" name="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" path="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" size="26757" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="PWRswitch.png" attr="" comment="" date="1528276012" name="PWRswitch.png" path="PWRswitch.png" size="586822" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="4-5.JPG" attr="" comment="" date="1528981489" name="4-5.JPG" path="4-5.JPG" size="3572856" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="wire.JPG" attr="" comment="" date="1528982393" name="wire.JPG" path="wire.JPG" size="2591439" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="sensor.JPG" attr="" comment="" date="1528982393" name="sensor.JPG" path="sensor.JPG" size="3087377" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="nori.JPG" attr="" comment="" date="1528982392" name="nori.JPG" path="nori.JPG" size="3479207" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="alumi.JPG" attr="" comment="" date="1528982391" name="alumi.JPG" path="alumi.JPG" size="3723352" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="module.JPG" attr="" comment="" date="1528983340" name="module.JPG" path="module.JPG" size="2614446" user="AtlasjSilicon" version="1"

Revision 52018-06-08 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 12 to 12
 
  • LDO modeでconfigが通らない : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
Added:
>
>
  • digital scan問題 : 数時間放置→元に戻った
 ########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
Line: 89 to 90
  rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている
Added:
>
>
数時間放置したら正常な動作に戻った、なぜ急に調子が悪くなったのかは不明
 -- Atlasj Silicon - 2018-06-01

Comments

Revision 42018-06-08 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Changed:
<
<
>
>

  ########################################################################################################
Line: 27 to 27
  のような結果が得られれば、config が通っている。
Changed:
<
<
※YARRのversionでinjectionしているpixelが変わっていることがあるのでversion up等された場合は必ずrd53a_testの中身を確認すること!
>
>
※YARRのversionでinjectionしているpixelが変わっていることがあるのでversion up等された場合は必ずrd53a_testの中身を確認すること!
  現状PC10だとPCIeでXpressk7が認識されていないっぽいのでPC9でテスト中
Line: 81 to 81
 lin/diff threshold scanに関してはtune後(tuneはlin/diff問わず)に落ちるようになる

topを見ながら走らせるとメモリーを使い果たしたことでjob自体がkillされている→メモリーリークか

Added:
>
>

digital scan問題

direct mode、それぞれVDDD=1.23V,VDDA=1.20Vをかけた状態でdigital scanを行ってもうまく返ってこない

dig/anaの電流値を見る限りconfigが通っていそう

rd53a_testを走らせると、最初良さそうな結果が返ってくるが、ノイズが以前よりも大分多くなってしまっている

  -- Atlasj Silicon - 2018-06-01

Revision 32018-06-06 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 8 to 8
  抱えている問題点
  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
Changed:
<
<
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない
  • std threshold scanが途中で落ちる
  • tune thresholdのあとにthreshold scanを行うと落ちる
>
>
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない : 電源の立ち上がり?、電圧不足?、LDOが壊れてる?
  • std threshold scanが途中で落ちる : メモリーリーク?
  • tune thresholdのあとにthreshold scanを行うと落ちる : メモリーリーク?
 ########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
Line: 44 to 44
  電源の立ち上がりが安定する前にPORが立ち上がるとconfigが通らないため、PORが働くまでのdelayをpico太郎で見てみる
Changed:
<
<
TEXIOだとやはり電源の立ち上がりが遅い→立ち上がりの早いUSBpixのregulatorを使ってみる
mode power Vin Waveform
>
>
TEXIOだとやはり電源の立ち上がりが遅い?(ただ立ち上がりの遅いdirect modeだとconfigが通る)→立ち上がりの早いUSBpixのregulatorを使ってみる
mode power Vout Waveform
 
direct TEXIO VDDA 20180528-0001_direct_KEK53-3_vdda-por_06.png
LDO TEXIO VDDA 20180528-0001_LDO_KEK53-3_vdda-por_4.png
VDDD 20180528-0001_LDO_KEK53-3_vddd-por_27.png
Line: 54 to 54
 USBpixだとVDDDの立ち上がりがVDDAと比べて遅くなってしまっている(現状原因不明)

メカニカルスイッチを使うと立ち上がりが早くなる?→バウンドが懸念?

Added:
>
>
PWRswitch.png
mode power Vout Waveform
LDO switch VDDA 20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png
VDDD 20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png
VDDD,VDDA用にスイッチが2つ付いているが、手でonするため同時性が保証されない

それぞれをonする相対時間が長いとPORが立ち上がるタイミングが冗長となる(?)

メカニカルスイッチのVout側をショートさせて1つのスイッチでVDDD/VDDAがかかるように改造

mode power Vout Waveform
LDO switch VDDA 20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png
VDDD 20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png
同時にonできるので、冗長性が消えたが、VDDAの立ち上がり始めに少しステップが見られる

立ち上がり問題とは別に、regulatorで作ったVDDD/VDDAが低い問題もある

register書き換えでregulatorのVoutは変えられる→そもそもconfigが通らないと反映されない

外部からの電圧(Vin)を高くしていくと、Voutも高くなっていく(?)→1.8Vから2.0Vまで上げてみたが6mV程度しか上がらなかった

 

threshold scan問題

std threshold scanがtune前後関係なく落ちる

Line: 75 to 95
 
META FILEATTACHMENT attachment="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" attr="" comment="" date="1527850601" name="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" path="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" size="26175" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" attr="" comment="" date="1528270336" name="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" path="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" size="27647" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" attr="" comment="" date="1528270336" name="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" path="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" size="26494" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" attr="" comment="" date="1528275499" name="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" path="20180606-0001_LDO_KEK53-3_switch_vddd-por_05.png" size="27254" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" attr="" comment="" date="1528275499" name="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" path="20180606-0001_LDO_KEK53-3_switch_vdda-por_15.png" size="26757" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="PWRswitch.png" attr="" comment="" date="1528276012" name="PWRswitch.png" path="PWRswitch.png" size="586822" user="AtlasjSilicon" version="1"

Revision 22018-06-06 - AtlasjSilicon

Line: 1 to 1
 
META TOPICPARENT name="RD53ADAQtop"

Log

Line: 73 to 73
 
META FILEATTACHMENT attachment="20180528-0001_LDO_KEK53-3_vddd-por_27.png" attr="" comment="" date="1527850601" name="20180528-0001_LDO_KEK53-3_vddd-por_27.png" path="20180528-0001_LDO_KEK53-3_vddd-por_27.png" size="28104" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" attr="" comment="" date="1527850601" name="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" path="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" size="28278" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" attr="" comment="" date="1527850601" name="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" path="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" size="26175" user="AtlasjSilicon" version="1"
Added:
>
>
META FILEATTACHMENT attachment="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" attr="" comment="" date="1528270336" name="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" path="20180604-0001_LDO_KEK53-3_switch_vddd-por_3.png" size="27647" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" attr="" comment="" date="1528270336" name="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" path="20180604-0001_LDO_KEK53-3_switch_vdda-por2_10.png" size="26494" user="AtlasjSilicon" version="1"

Revision 12018-06-01 - AtlasjSilicon

Line: 1 to 1
Added:
>
>
META TOPICPARENT name="RD53ADAQtop"

Log

########################################################################################################

抱えている問題点

  • configが通らない : チップにdirect modeの動作電圧(VDDD=1.3V , VDDA=1.3V)がかかるようにLVを調整すると通るようになった
  • direct modeにおいてTEXIOで両方1.3Vかけてもチップに正常な電圧が流れない(だいぶ低くなる) : 4pin connectorの接触抵抗?→connectorをKEKで使っているものに付け替え→改善
  • LDO modeでconfigが通らない
  • std threshold scanが途中で落ちる
  • tune thresholdのあとにthreshold scanを行うと落ちる
########################################################################################################

そもそもconfigが通らない問題

  • source /opt/Xilinx/Vivado/2016.4/settings64.shをして、vivadoでVivadoを起動
  • Open Hardware Manegerに入り、Open targetのAuto connectをクリック
  • xcf7k325t_1を右クリックし、Program Deviceをする
  • ~/work/FNALTestbeam2018/XpressK7_RD53A/YARR-FW/syn/xpressk7/bram_rd53a_quad_lbnl-325内のrd53a_quad_lbnl_passive_325_160Mbps_pixregro.bitを焼いてPCをreboot
  • src内で"./bin/test"を実行して正常に動くかを確認
vivado をsource した後にpython flash.py をするとbitファイルのリストが表示されるので、ここでファイルを指定しても焼くことができる。この場合はメモリにも書かれるので少し時間がかかる。焼いた後は同じくreboot必須。

./bin/test が問題なく動いたらRD53Aと接続、電源を投入して ./bin/rd53a_test を実行し、

[Data] : COL(12) ROW(1) PAR(1) TOT(15,11,15,15)

のような結果が得られれば、config が通っている。

※YARRのversionでinjectionしているpixelが変わっていることがあるのでversion up等された場合は必ずrd53a_testの中身を確認すること!

現状PC10だとPCIeでXpressk7が認識されていないっぽいのでPC9でテスト中

LVはTEXIOから供給すると立ち上がりが遅いため(?)に動かない確率が高い。代用としてUSBpixのregulatorを用いると応答の確率が高い?

→テスターで測定しながらVDDD、VDDAが1.3Vとなるように調節してTEXIOから電圧をかけるとconfigが通った(安定している)

scanの途中にconfigが崩れることが割とある

LDO modeでconfigが通らない問題

Vin:1.8Vをかけてもconfigが通らない、そもそも何も返ってこない

SCCの表面実装をrecommendationに対応させた→ Single Chip Card への変更点→それでもconfig通らず

電源の立ち上がりが安定する前にPORが立ち上がるとconfigが通らないため、PORが働くまでのdelayをpico太郎で見てみる

TEXIOだとやはり電源の立ち上がりが遅い→立ち上がりの早いUSBpixのregulatorを使ってみる

mode power Vin Waveform
direct TEXIO VDDA 20180528-0001_direct_KEK53-3_vdda-por_06.png
LDO TEXIO VDDA 20180528-0001_LDO_KEK53-3_vdda-por_4.png
VDDD 20180528-0001_LDO_KEK53-3_vddd-por_27.png
USBpix VDDA 20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png
VDDD 20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png
USBpixだとVDDDの立ち上がりがVDDAと比べて遅くなってしまっている(現状原因不明)

メカニカルスイッチを使うと立ち上がりが早くなる?→バウンドが懸念?

threshold scan問題

std threshold scanがtune前後関係なく落ちる

lin/diff threshold scanに関してはtune後(tuneはlin/diff問わず)に落ちるようになる

topを見ながら走らせるとメモリーを使い果たしたことでjob自体がkillされている→メモリーリークか

-- Atlasj Silicon - 2018-06-01

Comments


<--/commentPlugin-->

META FILEATTACHMENT attachment="20180528-0001_direct_KEK53-3_vdda-por_06.png" attr="" comment="" date="1527850601" name="20180528-0001_direct_KEK53-3_vdda-por_06.png" path="20180528-0001_direct_KEK53-3_vdda-por_06.png" size="28306" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180528-0001_LDO_KEK53-3_vdda-por_4.png" attr="" comment="" date="1527850601" name="20180528-0001_LDO_KEK53-3_vdda-por_4.png" path="20180528-0001_LDO_KEK53-3_vdda-por_4.png" size="28409" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180528-0001_LDO_KEK53-3_vddd-por_27.png" attr="" comment="" date="1527850601" name="20180528-0001_LDO_KEK53-3_vddd-por_27.png" path="20180528-0001_LDO_KEK53-3_vddd-por_27.png" size="28104" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" attr="" comment="" date="1527850601" name="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" path="20180531-0001_LDO_KEK53-3_usbpix_vdda-por_4.png" size="28278" user="AtlasjSilicon" version="1"
META FILEATTACHMENT attachment="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" attr="" comment="" date="1527850601" name="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" path="20180531-0001_LDO_KEK53-3_usbpix_vddd-por2_4.png" size="26175" user="AtlasjSilicon" version="1"
 
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2022 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback