Difference: Dec2016TestbeamLog (2 vs. 3)

META TOPICPARENT	name="FermilabTestbeam"

Dec2016 FNAL Test Beam Log

LVDS以外は動作確認（LVDSは確認手段がないので、とりあえずFE65のアダプターカードにはLVCMOSを入れている）。
磁場テストのFirmwareを改造。扱う信号とdaughter card分の信号を拡張および変更した。TriggerをエミュレートしてTriggerを配るテストを実施。

Changed:

<
<

SVXへNIMレベルの疑似Triggerを1Hzで配り、イベント収集に取りこぼしがないか確認。→7分の1位lossしている。
矢島さんに相談→「」
結局、Triggerのレートを上げると上手くいった。

>
>

SVXへNIMレベルの疑似Triggerを1Hzで配り、イベント収集に取りこぼしがないか確認。→7分の1位lossしている。
矢島さんに相談。
結局、Triggerのレートを上げることでこの問題は解消した。

FE65 Adaptor cardへLVCMOSレベルの信号を配り、extriggerでの動作確認を実施。
→Triggerに反応していない模様。
→Trigger INとOUTが逆になっていた。FirmwareをTimonに修正してもらう。
→Triggerに対する反応を確認。
→ただしBusyが見えない。Firmware段階でのミス。

Added:

>
>

SVXへNIMレベルの疑似Triggerを1Hzで配り、イベント収集に取りこぼしがないか確認。→7分の1位lossしている。
矢島さんに相談
→SEABAS2のBUSY信号が原因。
Preamp reset(2usec)とパイプラインリセットの長い信号が出ていることが原因。
特にパイプラインリセットの長い方のBUSY信号に引っかかっている。
これはBUSY信号がトリガーレートに同期してしまっているため。
トリガーレートを例えば100Hzや200Hzにするとこの問題は解決した。
上記の問題に関して、SEABAS2のファームウェア上でPreampリセットをOFFにする機能がある。
top.vのL720で、SetPerstVetoParam()からリセットの長さを指定できる。
top.vのファイルはsctjdaqp/FPGACodes/TLUの中にある。要求があれば対応可能。
Daughter Boardは3.3Vで良いのか？(SVXの仕様上は2.5Vだが)
→良い。レギュレータで調整している。3.4VくらいまではOK。
わざわざ3.3Vと高くしているのは、レギュレータがヘタっているため(by矢島さん)

<--/commentPlugin-->